高速信令：抖動建模、分析與預算（簡體書）

謹以此書——

獻給我的夫人Myung Sook， 我們的孩子Terry和Christopher。
——Dan Oh

獻給我的夫人Jackie, 女兒Caterina和兒子Michael。
——袁興朝

Preface to Chinese Edition of “High-Speed Signaling”
It is my great pleasure to introduce “High-speed signaling, Jitter Modeling , Analysis, and Budgeting” to engineers in my homeland, China. My great appreciation goes to Prof. Li ,Yu-Shan for his hard work and dedication to bring this highly and most up to date technical work to Chinese reader.
Thirty years ago when I took an airplane flight from Shanghai to New York to study at Syracuse University, I had no clue what I would do as a profession. I studied computational electromagnetics for my Ph.D., applied it to solving EM problems in microwave hyperthermia at Dartmouth College as a researcher, and then landed job at a small startup Ansoft in Pittsburgh. I developed computational engine behind the first few versions of HFSS (i.e. High Frequency Structure Simulator). The common question in early 1990’s was why one needs to use such a complicated tool. Of course, 20 years later, none would ask such a question if you are a signal integrity engineer. Many signal integrity engineers in the world now routinely use it in their design work.
I stumbled into signal integrity field 20 years ago while trying to find more users of 3D electromagnetic field solvers (quasi-static or full-wave). Together with advances in transmission line modeling in time domain, EM solvers enabled us to transition to the “era of passive interconnects” from the “era of black magic or trial and error”. On the other hand, the statistical modeling and simulation of jitters helped us to usher into the “era of entire link” so that we can do signaling analysis to study the interactions of transmitter, receiver, clocking, and passive channel. The so-called signaling analysis involves design decisions of equalization architecture, clocking architecture, timing calibration architecture, coding, and error correction architecture. Looking into the future, with mobile computing driving the technology directions, we must embrace the “era of power efficient link” as the power becomes the major performance limiter in addition to data rate. Many new tools and methodology must be developed to bring new smart products or devices to market to realize the “dream” of any time, anywhere, context based computing.
Since there are many outstanding books on signal integrity, we did not want to repeat what is already available. Instead, we focused on high level or architecture signaling analysis. As a result, this book is best read by those readers who already have deep knowledge of signal integrity. Instead of providing detailed equations or derivations, we discussed high level flows and methodologies. This should help one to understand how various industry standards such as PCIe, MIPI, or DDR3/LPDDR3 are defined.
I hope many Chinese signal integrity engineers could benefit from the translation of our work into Chinese and help them to lead in the 21st century.

Yuan, Xingchao, Palo Alto, CA, USA, May, 2013
中 文 版 序
將《高速信令——抖動建模、 分析與預算》一書推介給自己祖國的工程師同行們， 我感到非常榮幸。同時， 我十分贊賞李玉山教授及其團隊的付出和奉獻， 能把國外這些最新的高技術成果介紹給國內的讀者。
30年前， 當我乘坐飛機從上海遠赴紐約的錫拉丘茲大學求學時， 我無從知道今后將會從事什么職業。當初， 我的博士論文是研究計算電磁學， 并在達特茅斯學院作研究員時用它解決微波熱療中的電磁問題。然后， 我又在匹茲堡一家小型創業公司Ansoft工作， 為Ansoft研發出高頻結構仿真器(HFSS)前幾個版本的核心算法。在20世紀90年代初期， 人們常問： 為什么需要采用如此復雜的工具？然而過了20年之后， 如果你是一名信號完整性工程師， 就不會再有這類疑問了。現在， 世界上許多信號完整性工程師， 在他們例行的設計過程中都會經常用到HFSS。
20年前， 當我努力為三維準靜態和全波電磁場求解器尋找更多的客戶時， 我無意中踏入了信號完整性的研究領域。電磁場求解器加上時域的傳輸線建模， 使得人們從“黑魔盒或試湊調試時代”進入了“無源互連時代”。之后， 由于統計建模和抖動仿真的進展又將人們帶入了“全鏈路時代”。人們通過分析信令， 可以探究在發送器、 接收器、 時令與無源通道間發生的相互作用。所謂信令分析， 涉及對均衡架構、 時令架構、 時序校正架構、 編碼及糾錯架構等的設計決策內容。由于移動計算勢必驅動今后信息技術產業的技術走向， 電源供電已經成為除了數據率之外限制性能的主要因素， 要做好準備迎接新的“高效供電的鏈路時代”。為此， 必須開發出更多新的工具和方法學， 為市場提供出新的智能產品或設備， 讓隨時隨地隨情景不同都能進行相應計算的這一“夢想”成真。
在信號完整性方面已經有了許多優秀的專著。對此， 本書不想重復闡述既有的內容。相反， 本書專注于介紹高層或架構級的信令分析。所以， 本書針對的對象是對信號完整性已有較多了解的讀者。本書并未給出詳細的公式及其推導， 而是主要探討高層的設計流程和方法學。這些論述會有助于人們理解行業中各種標準(如PCIe， MIPI或DDR3/LPDDR3)的含義。
我希望中國的許多信號完整性工程師能從本書的中譯版中獲益； 我期待能協助大家在21世紀的競爭中處于領先地位。

袁興朝\[Xingchao(Chuck) Yuan\]， 2013年5月， 于美國加利福尼亞州帕洛阿爾托(Palo Alto)市


譯 者 序
廣義信號完整性(GSI)， 簡稱信號完整性（SI）， 包括4個領域的電氣完整性問題： 常規信號完整性(CSI， 含反射和串擾)； 電源完整性(PI)； 時序完整性(TI)； 電磁完整性(EMI)。它們之間既獨立又相互作用， 作為TI核心的抖動正是如此。本書是以Rambus內存聞名于世的該公司研究人員集體智慧的結晶。
本書是信號完整性領域的上乘大作， 其關鍵詞有： 信令、 性能、 鏈路、 通道、 電路、 I/O、 芯片、 PCB、 封裝、 噪聲、 抖動、 建模、 仿真、 測量等。作者著眼于對包括通道、 時鐘、 器件、 電源在內的整個鏈路建模并對性能進行協同分析。除了第1章和第2章對信令(含時令)進行綜述外， 其余16章由淺入深集結為4篇專題： “第Ⅰ篇 通道建模與設計”， 討論無源通道時域仿真與建模技術； “第Ⅱ篇 鏈路性能分析”， 介紹通道信令分析與鏈路性能改進技術； “第Ⅲ篇 電源噪聲與抖動”， 闡述抖動及PI/TI核心技術； “第Ⅳ篇 高級專題”， 探討前沿性測量、 均衡及實用技術。
鏈路中的無源通道總是連接著有源器件， 信號完整性關注的焦點已轉到這些I/O結合部上。在高速I/O系統中， 由芯片和PCB板引起的抖動不再獨立。設計工程師們必須對芯片電路和PCB互連同時進行優化設計。在設計和分析抖動時還要同時考慮電源噪聲的影響； 要把電源造成的抖動或性能退化最小化。要將其預算到一個系統容限中加以管控……
一章章， 恰似一幕幕， 掩卷沉思——書中對理論與技術事無巨細的闡述， 不正是國內高速電路設計與信號完整性分析界的“短板”嗎？
當前， 國內在高速I/O接口的信令定義與分析方面基本上沒有話語權。這一點， 正是需要盡快實現接軌之處。就我們所知， 國內不少單位業已遇到了書中所述的諸多難題， 例如SSTL并行總線與DDR3存儲器設計瓶頸問題， 多少人為此正苦無良策…… 此刻， 研讀借鑒此書可謂是“雪中送炭”！
再附一句題外話， 在合著作者中有近一半是華人才俊： 袁興朝(主編之一， 并應邀為中文版作序)、 任繼紅、 藍海、 常郁、 施浩。他們是這一領域的開創者和先行者。如果需要求師問教， 豈不是更便捷和更可行！
本書的翻譯以西安電子科技大學電路CAD研究所從事信號完整性研究的教師為主， 部分博士生、 碩士生參與完成。李玉山負責全書的統稿、 定稿和審校。參與翻譯的人員主要有： 初秀琴、 路建民、 劉洋、 尚玉玲、 董巧玲等。另外，蔣冬初、 潘健、 丁同浩、 閆旭、 曲詠哲、 白鳳蓮等也參加了部分有關工作。書中定有諸多不當之處， 切盼同行和讀者不吝賜教， 在研讀中予以檢視和指正！
另外， 在本書的出版之前， 根據原作者的最新勘誤對書稿中錯誤逐一進行了訂正。

本書的出版得到了國家自然科學基金(No.61102012、 No.60871072、 No.60672027)、 教育部“超高速電路設計與電磁兼容”重點實驗室基金以及西安電子科技大學研究生院研究型課程等項目的資助。電子工業出版社高等教育分社的馬嵐老師提出了許多好的建議。譯者在此一并謹致謝忱。
本書可以作為電子與通信類學科專業博士生、 碩士生、 本科生“高速電路設計與信號完整性分析”課程的教材。此外， 也可以作為系統與電路設計師解決信號完整性問題的技術參考書。

李玉山2013年8月于西安電子科技大學
前言
大多數信號完整性的書籍都專注于物理無源通道， 包括封裝、 印制電路板、 電源配送網絡等的設計和驗證技術上。遺憾的是， 單純靠改進封裝或電路板級設計并不能解決所有的信號完整性問題。只依靠改進物理設計， 給出的可能是不理想的甚至是不切實際的系統級解決方案。對于給定的應用場合和目標， 為了解決信號完整性問題， 在高速I/O接口的設計初期階段， 需要通過各領域(如體系架構、 電路、 系統工程、 信號完整性)工程師的共同努力， 才可能找到最好的系統級解決方案。
本書是不同領域工程師之間的橋梁， 因為它是從設計I/O(輸入/輸出)鏈路的角度去寫的。首先介紹一些信令技術的基礎知識， 以此作為電路和架構工程師深入理解信號完整性問題的出發點。然后， 又轉而為信號完整性和系統工程師們介紹一些I/O設計的概念。
在傳統的I/O接口設計過程中， 電路工程師、 信號完整性工程師、 系統工程師之間有著明確的角色界定。芯片電路設計師負責設計收發器以滿足目標性能的要求， 對通道部分則采用化簡模型， 或由信號完整性工程師提供的更復雜的通道模型。信號完整性工程師或系統工程師負責設計電路板和封裝， 最大限度地降低信號完整性問題， 對芯片驅動器部分則采用簡單的行為模型， 或由電路設計師提供的更準確的電路模型。雖然這種做法仍在被廣泛沿用， 但是已經不能滿足當今設計高性能系統的需求。例如， 在高速I/O系統中， 由器件和電路板引起的噪聲和抖動不再是獨立、 可分離的， 工程師們必須在設計電路和PCB(印制電路板)時同時對它們加以優化， 有時甚至需要在架構設計層面上進行優化。為了對這種噪聲和抖動間復雜的相互作用建模， 現代高速接口設計需要一種新的仿真方法學， 這一方法學應能準確預估出鏈路級的性能\[包括在發送器、 接收器及無源通道(如封裝和電路板)中噪聲與抖動間的相互作用\]。基于SPICE的傳統仿真方法已經不能預估具有這樣復雜相互作用時的性能。最近， 在技術期刊和會議上出現了一些新穎的仿真方法， 但至今還沒有系統論述這方面內容的專著。本書也許是第一本系統涵蓋這一新的仿真方法學的書籍。
從電源完整性的技術進展中我們得出一個教訓， 即對于當今功耗驚人的多核處理器， 無法給出一個理想、 穩定的電源配送網絡設計。電路設計師要學會在有明顯電源噪聲的情況下進行設計。要把電源噪聲造成的殘余抖動或性能退化， 預算到一個系統容限中。例如， 在高速I/O接口中， 電源噪聲引起的抖動是器件時序誤差的主導因素。因此， 在編制電源噪聲預算時， 不能只考慮晶體管電壓容限的凈空余量。而且， 由電源噪聲引起抖動的帶寬還很寬， 可能會與通道的其余部分發生相互作用， 使得建模問題更加復雜。本書涵蓋了電源引起抖動的基礎知識， 并介紹了對它的表征及仿真技術。
對無源通道的分析與建模， 現在是并且未來仍將是信號完整性工程師的首要任務。前人經過對傳輸線和宏模型建模的多年研究， 已經掌握了通道的快速仿真技術。至今， 這一研究仍在進行當中。在傳輸線仿真或宏建模方法中的數值不準確或不穩定問題， 仍然是信號完整性會議上的一些最熱門話題。到目前為止， 一直沒有找到一個單一的數值算法， 可以為一般的互連結構提供一個穩定和準確的寬帶模型。信號完整性工程師必須了解現有建模方法的局限性， 并在應用時小心謹慎。本書針對一些最流行數值模型的關鍵局限性， 提供了避開這些局限的一些實用技巧。
本書面向高速系統的研發工程師和管理人員， 以及在這一領域從事研究的專業人才和研究生。我們力圖用足夠的背景知識及例證闡釋所有這些最新問題與技術。這里的大部分資料都已經得到驗證并在實踐中廣泛應用。盡管我們已經盡力使本書成為入門級工程師和研究生的易讀教材， 但針對部分讀者的一些高級專題仍然需要一些基本的背景知識。由于本書涵蓋了不同工程領域的不同學科， 所以各章節的背景要求會略有不同。其中， 最低要求就是具備電路理論的基礎知識。此外， 不同的章節可能還需要一些電磁學和/或統計學方面的基礎知識。